会出现Compile Report-Flow Summary窗口，Flow Summary只是Compile Report中的一项，用户可以点击Compilation Report下的其他内容来查看编译相应的编译信息和结果，如Analysis & synthesis、Fitter、Timing Analyzer等。
编译成功之后，Quartus II 编译器生成配置文件，有SRAM目标文件（.sof）和编程目标（.pof），.sof文件一般在调试时下载到FPGA的SRAM中，.pof文件是用于 EPCS的编程文件。编程下载就是编程器将这些文件下载到可编程逻辑器件中去，用它们对器件编程和配置。用户要进行编程下载必须将开发设计的电脑与开发板 来接起来，可以使用ByteBlaster电缆通过并行口或者使用USB Blaster线缆通过USB接口连接。
采用的下载线为USB Blaster。 我们这里将生成的.sof文件下载到FPGA中去。
下载的步骤如下：
（1）同过USB Blaster电缆将目标板和计算机相连，接通目标板的电源。 Programmer，打开编程器的窗口，可以看到配置文件clock.sof。
（2）在Quartus II软件中选择Tools
（3）点击编程器窗口中的Hardware Setup, 出现硬件设置窗口，在Currently selected hardware下拉框中选择Nios II Evaluation Board [USB-0]。然后点击close，返回编程器窗口。
（4）选中Program/Configure，然后点击start开始按钮，开始下载，可以从Progress栏看到下载进度。

系统生成完成之后，SOPC Builder为这个定制的NIOS II系统模块创建了一个符号，要把Nios II系统加入到工程中去，
（1）在 Quartus II软件中，打开顶层实体（BDF格式），在BDF窗口中任意处双击，出现 Symbol对话框;
（2）在Symbol对话框中单击Project来展开工程目录，其下出现NIOS2（本例采用的系统名），选中它，右侧出现了系统的符号表示；
（3）单击OK，Symbol对话框关闭，NIOS2的符号轮廓被附着在鼠标的指针上。
（4）BDF窗口中任意空白处单击一下，NIOS2的符号出现在BDF窗口中，这样我们创建的系统已经被加入到工程中了。
除了NIOS II系统之外，可能还要有其它的硬件逻辑，我们这里加入一个嵌入式锁相环，嵌入式锁相环有两个时钟输出，一个输出SSRAM提供时钟，另一个时钟的输出为 NIOS II CPU提供时钟，然后添加输入、输出、双向引脚，以实现和FPGA外部的外设进行通信。 面积与速度的优化打开我们刚才的工程——clock，然后选择Assignment菜单下的Settings命令，弹出设置窗口。

在对话框的左边的Category 栏下，列出了很多可设置的对象，包括EDA Tools Settings、Compilation Process Settings、Analysis & Synthesis Settings、Fitter Settings、Timing Settings、Simulation Settings等等，选中要设置的项目，窗口的右边显示供设置的选项和参数。 在Analysis & Synthesis Settings页面，用于对设计在分析与综合时的优化设置。在该页面的Optimization Techniques栏中，提供了Speed、Balanced和Area3种优化选择，其中Balanced是软件缺省的优化选择。如果对Speed或 Area有特殊的要求，则选中相应的选项。

选择Settings下面的Timing Analysis Settings，然后选择Classic Timing Analyzer Settings。在此页面中，可以对设计的延迟约束、时钟频率等做设置。延迟约束（Delay Requirements）设置包括tsu（建立时间）、tco（时钟到输出的延迟）、tpd（传输延迟）和th（保持时间）的设置。一般来说，用户要根 据目标芯片的特性及PCB板走线的实际情况，给出设计需要满足的时钟频率、建立时间、保持时间和传输延迟时间等参数。对一些简单的应用，对时序要求不严格 ，可以不做设置。
在Ssettings对话框中，用鼠标左键单击Category栏目中的Fitter Settings项，出现Fitter Settings设置页面。此页面用于布局布线器的控制。